-
配备SERDES的低功耗FPGA
-
低功耗工艺
-
与同类产品相比，静态功耗降低80%，总功耗降低50%
-
在3.2 Gbps速率下，每个SERDES信道的功耗小于100mW
-
经过优化的FPGA结构
-
4-输入查找表（LUT）结构
-
逻辑密度从17K至149K LUT
-
高达6.8兆位的嵌入式RAM块（EBR）
-
每个器件拥有2个DLL、2至10个PLL
-
可级联的带有ALU的sysDSP™
-
乘、累加、加和减法运算
-
高性能的加法树和MMAC功能
-
54位可级联的算术逻辑单元
-
24至320个乘法器（18x18）
-
高级的配置选项
-
针对SPI闪存的并行触发模式
-
双引导映像支持
-
片上的128位AES解码功能
-
采用TransFR™技术的现场更新
|
-
高速嵌入式SERDES
-
至多16个3.2Gbps的信道
-
数据率从250Mbps到3.2Gbps
-
兼容IEEE802.3-2002 XAUI抖动标准
-
支持混合协议与混合速率
-
支持PCI Express、以太网（GbE, XAUI, & SGMII）、SMPTE、串行Rapid I/O、CPRI以及OBSAI
-
灵活的sysIO?缓冲器
-
LVCMOS 33/25/18/15/12, PCI, SSTL3/2/18 & HSTL15 & HSTL18
-
LVDS, Bus-LVDS, MLVDS & LVPECL
-
800 Mbps DDR3, 1 Gbps LVDS
-
丰富的封装与用户I/O选择
-
多达586个用户I/O管脚
-
低成本的Wirebond fpBGA封装
-
无铅/符合RoHS标准
|
[EN]
[EN]
[EN]
[EN]